【嘉勤點評】華潤微發明的半導體制造方案，解決了傳統CMOS生產工藝中漏電路徑、隔離失效的問題，通過提高閾值電壓補償區域中空穴的濃度，使得半導體器件能夠避免受到輻射后產生電路漏電設置器件誤開啟、電路誤翻轉等問題，且可適應太空高輻射環境。

對于應用于離子輻射環境下的集成電路，比如應用于太空，核電站，環境探測等領域，輻射會對集成電路造成驗證破壞。因此需要對半導體器件進行工藝加固，以提高集成電路的抗輻射性能。

目前，主流的集成電路都是采用CMOS(互補金屬氧化物半導體)架構，CMOS主要有NMOS和PMOS兩種類型。而輻射造成的電離損傷主要形成電離正電荷，所以對于PMOS來說，只會造成瞬間集成電路速度變慢，不會產生破壞性結果，隨著復合時間拉長會自動恢復。但是對于NMOS來說，會對集成電路形成破壞性損傷。

這也是由于傳統的標準CMOS集成電路制造技術制造的芯片，不具備抗輻射能力，因此，輻射產生瞬間閾值電壓漂移會造成集成電路漏電甚至器件誤開啟，電路誤翻轉等問題。

為實現可應用于離子輻射環境下的CMOS集成電路，華潤微在2019年5月21日申請了一項名為“半導體器件的制造方法及半導體器件”的發明專利（申請號：201910421884 .0），申請人為無錫華潤微電子有限公司。

根據該專利目前公開的相關資料，讓我們一起來看看這項半導體器件的制造方案吧。

如上圖，為傳統方案中的NMOS的平面版圖，該結構包括：P阱區102、有源區104、漏極區106、源極區108、柵極區110、接觸孔112、多晶硅柵114、柵氧化層116、襯底118和淺槽隔離120，其中多晶硅柵和柵氧化層一起構成器件的柵極區。

這種傳統的標準CMOS集成電路制造技術制造的芯片，不具備抗輻射能力，主要原因在于輻射產生瞬間閾值電壓漂移會造成集成電路漏電甚至器件誤開啟，電路誤翻轉等問題。同時，由于淺槽隔離氧化層在輻射環境下主要產生額外的正電荷，引起硅表面感生負電荷，使得器件在有源區邊界區域的閾值電壓大幅度降低，會形成漏電路徑、隔離失效。

為對上述結構進行改進，該方案中發明了一種新的半導體器件制造方法，如上圖所示，該為方法的流程示意圖，首先，需要獲得襯底，該襯底上形成有用于隔離出有源區的隔離結構。其次，需要在襯底上形成P型阱區，并在P型阱區上形成有源區。

之后，在上述結構基礎上，形成閾值電壓補償區域，該電壓補償區域設置在有源區與隔離結構邊界處的第一側和與第一側相對的第二側。最后，就可以在源極區和漏極區之間的區域的上方形成柵極。

利用該工藝形成的半導體器件結構可如下圖所示：

可以看到，有源區包括形成于P型阱區703中的源極區705和漏極區707，閾值電壓補償區域708形成于有源區與隔離結構710邊界處的第一側和與第一側相對的第二側，第一側和第二側的連線垂直于有源區的導電溝道方向。閾值電壓補償區域的空穴濃度大于P型阱區的空穴濃度，閾值電壓補償區域形成于正常閾值電壓區域的兩側。

因此，該工藝流程通過在有源區與隔離結構邊界處的第一側和與第一側相對的第二側增設空穴濃度更高的閾值電壓補償區域，能夠中和該區域內由于輻射感生的負電荷，從而形成了多閾值溝道結構，能夠避免器件受到輻射后產生電路漏電設置器件誤開啟、電路誤翻轉等問題。

以上就是華潤微發明的半導體制造方案，在該方案中，解決了傳統生產工藝中漏電路徑、隔離失效的問題，通過提高閾值電壓補償區域中空穴的濃度，使得半導體器件能夠避免受到輻射后產生電路漏電設置器件誤開啟、電路誤翻轉等問題。

SQL Error: select * from ck.***_ecms_news where classid=7 order by rand() desc limit 3 http://www.cityruyi.com/lm-2/lm-3/12017.html