2022年3月，英特爾、AMD、ARM、高通、三星、臺積電、日月光、Google、Meta、微軟等十余家行業(yè)巨頭聯(lián)合成立了UCIe（Universal Chiplet Interconnect Express）產(chǎn)業(yè)聯(lián)盟，該聯(lián)盟旨在建立統(tǒng)一的die-to-die互連標(biāo)準(zhǔn)，打造一個兼具開放性、可互操作性的Chiplet生態(tài)系統(tǒng)。

Chiplet是一種“新形式的IP復(fù)用”產(chǎn)品，即通過先進封裝技術(shù)，將經(jīng)過模塊化處理、具備單一功能的IP（芯粒）進行互連，實現(xiàn)復(fù)雜的高性能SOC異構(gòu)集成。

日前，牛芯半導(dǎo)體正式加入UCIe產(chǎn)業(yè)聯(lián)盟，成為首批加入該組織的國產(chǎn)IP企業(yè)。未來，牛芯半導(dǎo)體將和其他聯(lián)盟成員一起，共同致力于Chiplet接口規(guī)范的標(biāo)準(zhǔn)化研究與應(yīng)用。

兼容UCIe解決方案

牛芯半導(dǎo)體在Chiplet技術(shù)方面具有良好的前瞻性。團隊早期設(shè)計的die-to-die產(chǎn)品，成功實現(xiàn)了國產(chǎn)封裝的低成本芯片互連。目前，團隊研發(fā)的基于先進工藝、具有更高傳輸速率和帶寬的die-to-die產(chǎn)品，可支持多工藝節(jié)點異構(gòu)集成，在提供多系列PHY和MAC解決方案的同時兼具優(yōu)異的PPA性能。

KNiulink die-to-die產(chǎn)品特點：

● 支持國產(chǎn)封裝低成本設(shè)計。兼容UCIe標(biāo)準(zhǔn)中先進封裝和標(biāo)準(zhǔn)封裝，聯(lián)合國內(nèi)封測廠家提供完整PHY-MAC-Package-Testability解決方案；

● 提供完整SIPI信道物理層仿真分析。支持先進封裝（Interposer）以及標(biāo)準(zhǔn)封裝的信道仿真驗證，滿足高帶寬、高數(shù)據(jù)量應(yīng)用需求；

● 結(jié)合SerDes 和DDR技術(shù)優(yōu)化設(shè)計。將SerDes和DDR技術(shù)結(jié)合，在Latency、功耗、面積以及高帶寬等不同方向優(yōu)化設(shè)計，滿足各類應(yīng)用特點；

●兼容UCIe協(xié)議標(biāo)準(zhǔn)。支持UCIe中die-to-die Adapter互連層、Physical Layer物理層的規(guī)范。

牛芯半導(dǎo)體基于SerDes和DDR技術(shù)積累，積極參與小芯片Chiplet標(biāo)準(zhǔn)制定，承接各類Chiplet定制化設(shè)計，滿足客戶成本控制、設(shè)計復(fù)用、良率提升等需求。